Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.
Modelo: NSO4GU3AB
transporte: Ocean,Air,Express,Land
Tipo de Pago: L/C,T/T,D/A
Incoterm: FOB,EXW,CIF
4GB 1600MHz 240 pines DDR3 UDIMM
Revisión histórica
Revision No. |
History |
Draft Date |
Remark |
1.0 |
Initial Release |
Apr. 2022 |
|
Tabla de información de pedido
Model |
Density |
Speed |
Organization |
Component Composition |
NS04GU3AB |
4GB |
1600MHz |
512Mx64bit |
DDR3 256Mx8 *16 |
Descripción
Hengstar DIMM DDR3 SDRAM sin topar (los módulos de memoria de DRAM síncronos DRAM síncronos no topados son los módulos de memoria duales en línea) son módulos de memoria de operación de alta velocidad que usan dispositivos SDRAM DDR3. NS04GU3AB es un producto DIMM sin topar sin toparse de 512M x 64 bits, dos 4GB DDR3-1600 CL11 1.5V SDIMM, basado en dieciséis componentes FBGA de 256m x 8 bits. El SPD está programado para la sincronización JEDEC Standard Latency DDR3-1600 de 11-11-11 a 1.5V. Cada DIMM de 240 pin utiliza dedos de contacto de oro. El DIMM sin topar con SDRAM está destinado a su uso como memoria principal cuando se instala en sistemas como PC y estaciones de trabajo.
Características
Suministro de potencia: VDD = 1.5V (1.425V a 1.575V)
VDDQ = 1.5V (1.425V a 1.575V)
800MHz FCK para 1600MB/seg/pin
8 Banco interno independiente
Latencia de CAS Programable: 11, 10, 9, 8, 7, 6
Latencia aditiva programable: 0, CL - 2, o Cl - 1 reloj
8 bits prefetch
Longitud: 8 (Interlove sin límite, secuencial con la dirección inicial "000" solamente), 4 con TCCD = 4 que no permite leer o escribir sin costuras [ya sea en la marcha usando A12 o MRS]
Estrobe estroboscópico de datos diferenciales bíblicos
Calibración interna (propia); Calibración interna a través del pin ZQ (RZQ: 240 ohmios ± 1%)
en terminación de diedio con PIN ODT
Período de actualización promedio 7.8US a más bajo que Tcase 85 ° C, 3.9US a 85 ° C <tcase <95 ° C
Restablecimiento masino
Resistencia a la unidad de salida de datos ajustable
Topology
PCB: altura 1.18 "(30 mm)
Mehs compatible y sin halógeno
Parámetros de sincronización clave
MT/s |
tRCD(ns) |
tRP(ns) |
tRC(ns) |
CL-tRCD-tRP |
DDR3-1600 |
13.125 |
13.125 |
48.125 |
2011/11/11 |
Tabla de direcciones
Configuration |
Refresh count |
Row address |
Device bank address |
Device configuration |
Column Address |
Module rank address |
4GB |
8K |
32K A[14:0] |
8 BA[2:0] |
2Gb (256 Meg x 8) |
1K A[9:0] |
2 S#[1:0] |
Descripciones de alfileres
Symbol |
Type |
Description |
Ax |
Input |
Address inputs: Provide the row address for ACTIVE commands, and the column |
BAx |
Input |
Bank address inputs: Define the device bank to which an ACTIVE, READ, WRITE, or |
CKx, |
Input |
Clock: Differential clock inputs. All control, command, and address input signals are |
CKEx |
Input |
Clock enable: Enables (registered HIGH) and disables (registered LOW) internal circuitry |
DMx |
Input |
Data mask (x8 devices only): DM is an input mask signal for write data. Input data is |
ODTx |
Input |
On-die termination: Enables (registered HIGH) and disables (registered LOW) |
Par_In |
Input |
Parity input: Parity bit for Ax, RAS#, CAS#, and WE#. |
RAS#, |
Input |
Command inputs: RAS#, CAS#, and WE# (along with S#) define the command being |
RESET# |
Input |
Reset: RESET# is an active LOW asychronous input that is connected to each DRAM and |
Sx# |
Input |
Chip select: Enables (registered LOW) and disables (registered HIGH) the command |
SAx |
Input |
Serial address inputs: Used to configure the temperature sensor/SPD EEPROM address |
SCL |
Input |
Serial |
CBx |
I/O |
Check bits: Used for system error detection and correction. |
DQx |
I/O |
Data input/output: Bidirectional data bus. |
DQSx, |
I/O |
Data strobe: Differential data strobes. Output with read data; edge-aligned with read data; |
SDA |
I/O |
Serial |
TDQSx, |
Output |
Redundant data strobe (x8 devices only): TDQS is enabled/disabled via the LOAD |
Err_Out# |
Output (open |
Parity error output: Parity error found on the command and address bus. |
EVENT# |
Output (open |
Temperature event: The EVENT# pin is asserted by the temperature sensor when critical |
VDD |
Supply |
Power supply: 1.35V (1.283–1.45V) backward-compatible to 1.5V (1.425–1.575V). The |
VDDSPD |
Supply |
Temperature sensor/SPD EEPROM power supply: 3.0–3.6V. |
VREFCA |
Supply |
Reference voltage: Control, command, and address VDD/2. |
VREFDQ |
Supply |
Reference voltage: DQ, DM VDD/2. |
VSS |
Supply |
Ground. |
VTT |
Supply |
Termination voltage: Used for control, command, and address VDD/2. |
NC |
– |
No connect: These pins are not connected on the module. |
NF |
– |
No function: These pins are connected within the module, but provide no functionality. |
Notas : La tabla de descripción del PIN a continuación es una lista completa de todos los pines posibles para todos los módulos DDR3. Todos los pines enumerados pueden no ser compatible con este módulo. Consulte las asignaciones de PIN para obtener información específica de este módulo.
Diagrama de bloques funcional
4GB, módulo 512MX64 (2Rank de x8)
Dimensiones del módulo
Vista frontal
Vista frontal
Notas:
1. Todas las dimensiones están en milímetros (pulgadas); Máx/min o típico (típico) donde se indica.
2. Tolerancia en todas las dimensiones ± 0.15 mm a menos que se especifique lo contrario.
3. El diagrama dimensional es solo de referencia.
PRODUCTOS POR GRUPO : Accesorios de módulos inteligentes industriales
Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.
Fill in more information so that we can get in touch with you faster
Privacy statement: Your privacy is very important to Us. Our company promises not to disclose your personal information to any external company with out your explicit permission.